skip to main content

Construction de modèles réduits et vérification symbolique de circuits industriels décrits au niveau RTL

Dumitrescu, Emil

S.l., 2003

Voir les exemplaires

  • Titre:
    Construction de modèles réduits et vérification symbolique de circuits industriels décrits au niveau RTL
  • Auteur: Dumitrescu, Emil
  • Sujets: PREUVE DE CIRCUIT ;
    LANGAGE VHDL ;
    CIRCUIT INTEGRE ;
    Preuve automatique ;
    H-MAT.INF.
  • Description: Thèse de doctorat
  • Éditeur: S.l.
  • Date de publication: 2003
  • Format: 1 vol. (150 p.) : ill. ; 30 cm
  • Langue: Français
  • Identifiant: ISBN 2-8481-3021-0 ;ISBN 2-8481-3022-9
  • Source: Mines ParisTech (catalogue)

Recherche dans les bases de données distantes en cours. Merci de patienter.

  • Recherche
  • dansscope:(33PSL-CNSAD),scope:(33PSL-EHESS),scope:(33PSL-PSL_OMEKA),scope:(33PSL-MINES),scope:(33PSL-EFEO),scope:(33PSL-CNSMDP),scope:(33PSL-CHIMIE),scope:(33PSL),scope:("DAU"),scope:(33PSL-CDF),scope:(33PSL-ENS),scope:("33PSL-OBSERV"),scope:("33PSL-ESPCI"),scope:(33PSL-CURIE),scope:(33PSL-ENSBA),scope:("33PSL-ENC"),scope:(33PSL-PSL_STAR),scope:(33PSL-PSL_SFX),scope:("33PSL-EPHE"),scope:(33PSL-ENSAD),primo_central_multiple_fe
  • Afficher ce qui a déjà été récupéré