skip to main content

Formal sequential equivalence checking of digital systems by symbolic simulation

Grenoble : Université Joseph Fourier, 2001

Voir les exemplaires

  • Titre:
    Formal sequential equivalence checking of digital systems by symbolic simulation
  • Sujets: BINARY DECISION DIAGRAM;
    TEMPS REEL;
    Preuve de programme;
    H-LOGICIEL
  • Description: Th. doct.
  • Éditeur: Grenoble : Université Joseph Fourier
  • Date de publication: 2001
  • Format: III-156 p. : Ill. ; 30 cm
  • Langue: Anglais
  • Source: Mines ParisTech (catalogue)

Recherche dans les bases de données distantes en cours. Merci de patienter.

  • Recherche
  • dansscope:(33PSL-CNSAD),scope:(33PSL-EHESS),scope:(33PSL-PSL_OMEKA),scope:(33PSL-MINES),scope:(33PSL-EFEO),scope:(33PSL-CNSMDP),scope:(33PSL-CHIMIE),scope:(33PSL),scope:("DAU"),scope:(33PSL-CDF),scope:(33PSL-ENS),scope:("33PSL-OBSERV"),scope:("33PSL-ESPCI"),scope:(33PSL-CURIE),scope:(33PSL-ENSBA),scope:("33PSL-ENC"),scope:(33PSL-PSL_STAR),scope:(33PSL-PSL_SFX),scope:("33PSL-EPHE"),scope:(33PSL-ENSAD),primo_central_multiple_fe
  • Afficher ce qui a déjà été récupéré