skip to main content

Formal multilevel hierarchical verification of synchronous MOS VLSI circuits

Cambridge MA : MIT, 1986

Voir les exemplaires

  • Titre:
    Formal multilevel hierarchical verification of synchronous MOS VLSI circuits
  • Sujets: CIRCUIT INTEGRE;
    Preuve automatique;
    H-MAT.INF.
  • Description: Th. Ph. D
  • Éditeur: Cambridge MA : MIT
  • Date de publication: 1986
  • Format: 172 p. : Ill. ; 28 cm
  • Langue: Anglais
  • Source: Mines ParisTech (catalogue)

Recherche dans les bases de données distantes en cours. Merci de patienter.

  • Recherche
  • dansscope:(33PSL-CNSAD),scope:(33PSL-EHESS),scope:(33PSL-PSL_OMEKA),scope:(33PSL-MINES),scope:(33PSL-EFEO),scope:(33PSL-CNSMDP),scope:(33PSL-CHIMIE),scope:(33PSL),scope:("DAU"),scope:(33PSL-CDF),scope:(33PSL-ENS),scope:("33PSL-OBSERV"),scope:("33PSL-ESPCI"),scope:(33PSL-CURIE),scope:(33PSL-ENSBA),scope:("33PSL-ENC"),scope:(33PSL-PSL_STAR),scope:(33PSL-PSL_SFX),scope:("33PSL-EPHE"),scope:(33PSL-ENSAD),primo_central_multiple_fe
  • Afficher ce qui a déjà été récupéré